西门子 EDA 和台积电携手优化芯片设计过程

　　西门子数字化工业软件日前宣布与台积电深化合作，开展一系列新的认证与协作，多款西门子 EDA 工具与解决方案通过台积电新工艺技术认证。
 

　　台积电设计基础架构管理事业部主管 Dan Kochpatcharin 表示：“台积电与包括西门子在内的设计生态系统合作伙伴携手合作，为客户提供经过验证的设计解决方案，充分发挥台积电先进工艺的强大性能和能效优势，帮助客户持续实现技术创新。”
 

　　西门子 Calibre 通过台积电 N2 工艺认证
 

　　用于集成电路 (IC) 验证 sign-off 的 Calibre® nmPlatform 工具现已获得台积电的 N2 工艺认证，可为早期采用台积电 N2 工艺技术的厂商提供全面支持。获得认证的 Calibre 工具包括 Calibre® nmDRC 软件、Calibre® YieldEnhancer™ 软件、Calibre® PERC™ 软件和 Calibre® nmLVS 软件。
 

　　台积电还对用于晶体管级电迁移 (EM) 和压降 (IR) sign-off 的西门子 mPower™ 模拟软件进行 N4P 工艺认证，双方共同客户现在能够使用 mPower 独特的 EM/IR sign-off 解决方案进行下一代的模拟或射频 (RF) 设计。
 

　　此外，台积电的 N4P、N3E 和 N2 定制设计参考流程 (CDRF) 目前可与西门子的 Solido™ Design Environment 软件配合使用，用于高 sigma 下的先进偏差感知验证。用于纳米级模拟、RF、混合信号、存储器和定制化数字电路的电路验证的西门子 Analog FastSPICE 平台，也已成功获得台积电 N5A、N3E、N3P 和 N2 工艺认证。作为台积电 N4P、N3E 和 N2 工艺 CDRF 的一部分，Analog FastSPICE 能够支持台积电的可靠性感知仿真技术，解决 IC 老化和实时自热效应问题，并提供其他可靠功能。
 

　　Aprisa 布局布线解决方案获 N3 技术认证
 

　　西门子的 Aprisa™ 布局布线解决方案通过台积电的 N3E 工艺认证，进一步加强西门子在数字实施领域的投资承诺，Aprisa 易于使用，能够帮助客户快速向 N3E 节点迁移。
 

　　西门子数字化工业软件 IC-EDA 执行副总裁 Joe Sawicki 表示：“台积电的创新速度令人惊叹，我们很高兴能够与台积电建立长期合作伙伴关系，持续优化适用于台积电新工艺的 EDA 解决方案，让双方共同客户从中受益，满足客户快速变化的市场和业务需求。”
 

　　台积电认证西门子 3D IC 解决方案
 

　　多个西门子的 3D IC 解决方案也在台积电 3DFabric™ 技术认证方面取得了实质性进展。台积电已对西门子的 Calibre® 3DSTACK 软件进行了 3Dblox 2.0 标准认证，包括物理分析和电路验证。此项认证包括对小芯片间 DRC 和 LVS 检查的支持，满足台积电 3DFabric 技术要求。
 

　　此外，台积电还认证了一系列 Tessent™ 3D IC 解决方案，包括 Tessent 阶层架构式 DFT、带有增强型 TAP 的 Tessent Multi-die(测试访问端口 - 符合 IEEE 1838 标准)、使用流扫描网络 (SSN) 和 IEEE 1687 IJTAG 网络技术的原生 FPP (Flexible parallel port) 支持。双方还按照台积电 3Dblox 标准投资构建 3D IC 测试生态系统，包括已知良好裸片 (KGD) 环回测试和利用 BMAP 和 PMAP 标准进行物理感知的芯片间故障检测及诊断。